BirthME, Doulas

Pour oela, le champ Il de l'instruction exécutée en boucle indique par un bit actif que le programme ne peut être suspendu. Lorsque l'image P1 est décodée, l'image I0 est celle qui doit être affichée. Proposer une autre traduction/définition Ce contrôleur mémoire peut être du type de celui décrit dans la demande de brevet européen 0 503 956 susmentionrnée.

Lorsqu'il apparait une requête i plus prioritaire que celle du programme i-l en cours d'exécution, le décodeur 52 valide le pointeur d'instruction IPi à la place du pointeur IPi-1 immédiatement après l'exécution d'un groupe d'instructions indivisible en cours du programme i-l. La requête i est alors acquittée par la ligne associée d'acquittement ACK.
Comme25 l'image prédite P1 utilise dans sa reconstruction l'image I0, antérieure dans l'ordre d'affichage, le pointeur d'image anté- Lorsque l'image bidirectionnelle B2 est décodée, cette image B2 est également l'image à afficher. L'entrée de chaque décodeur MPEG est reliée au bus de données comprimées CDin et chacun des décodeurs travaille avec une mémoire d'image respective. Pour10 que chaque circuit prenne en compte un paramètre au bon moment, il inclut des registres dans lesquels les paramètres sont empilés au fur et à mesure qu'ils arrivent, et ils sont désem- pilés ou validés par un signal de synchronisation au fur et à mesure de leur utilisation. Le rôle du Comme on l'a précédemment indiqué, pour reconstruire une image, il est souvent néoessaire d'utiliser des portions d'image de deux images précédemment décodées. Les compteurs des circuits de barrage 94 et 96 sont initialisés entre l'affichage de deux tranches, par exemple par le signal de synchronisation verticale VSYNC. Voir plus d'exemples de traduction Français-Allemand en contexte pour “ Les signaux MBS et ISYNC correspondent alors à des requêtes d'interruption à priorité maximale afin que le proces- seur vienne lire les paramètres et les stocker dans un registre de travail interne. La figure 9 représente partiellement la structure interne de deux décodeurs selon l'invention mis en parallèle. On a également représenté le signal MBS de synchronisation de macrobloc fourni par le30 filtre demi-pixel 14 au contrôleur mémoire 24 et au séquenceur 28. Par exemple, pour traiter des images haute définition de 1440x960 pixels, il est nécessaire de faire fonctionner en parallèle au moins quatre décodeurs MPEG. Selon un mode de réalisation de la présente invention, chaque paquet de données comprimées est précédé d'un en-tête de bloc et les paquets sont rassemblés en groupes successifs, chaque groupe de paquets étant précédé d'un en-tête de groupe contenant des paramètres de décodage des paquets du groupe ainsi qu'éventuellement des informations privées et d'affichage sur écran. La mémoire 15 comprend des images stockées par ordre de macrobloc mais ces images doivent être fournies au contrôleur d'affichage 18 par ordre de ligne. Ce macrobloc comprend un bloc de lumi- nance formé de quatre blocs Y1 à Y4 de 8x8 pixels et un bloc de chrominance formé de deux blocs U et V de 8x8 pixels.

Procédé de suppression d'une réaction non spécifique selon la revendication 1 ou 2, dans lequel ledit antigène du test est immobilisé. Si le processeur doit exécuter plusieurs tâches concurrentes, à chacune des tâches est associée une requête. Dans le système de traitement d'image décrit, le trai- tement numérique des données est effectué par des circuits spécialisés. Le signal ISYNC sert également à remettre à O des registres de calcul du contrôleur mémoire, servant au calcul des adresses des données mémorisées dans la mémoire 15. Pendant que le signal ACKVID est actif, le contrôleur mémoire 24 lit dans la zone adéquate (indiquée par le pointeur d'image affichée DP) de la mémoire 15 des pixels à afficher et les empile dans la mémoire FIFO 22. Un système de traitement d'images haute définition selon 1 'invention nécessite une augmentation de mémoire de 75 % par rapport à quatre décodeurs MPEG individuels.
PROCEEDINGS OF THE 6TH MEDITERRANEAN ELECTROTECHNICAL CONFERENCE, Mai 1991, LJUBLJANA , SLOVENIA pages 428 - 431, XP289486 E.J.

Les coprocesseurs échangent par le bus les données à traiter et reçoivent par le bus des instructions Ce système est simple, mais il s'avère qu'il ns permet pas de traiter les débits de données exigés actuellement.

Verfahren zur Unterdrückung einer nichtspezifischen Reaktion gemäß Anspruch 1 oder 2, wobei das Assayantigen immobilisiert ist. Chaque type de trans- fert différent à effectuer sur le bus correspond à une tâche effectuée par le processeur. En effet, une mémoire DRAM est divisée en plu-25 sieurs zones appelées pages et l'on doit, avant de lire ou écrire dans une mémoire DRAM, d'abord sélectionner une page à l'aide d'un cycle d'adressage particulier, puis sélectionner une case dans cette page à 1 'aide d'un cycle de lecture ou écriture normal. A un instant to, les requêtes RQVID, RQCD et RQVLD sont activées; les mémoires FIFO 22, 20 et 21 sont pratiquement vides. Un macrobloc intra correspond directement à un bloc d'image, c'est-à-dire qu'il n'est pas combiné à un macrobloc prédicteur à sa sortie du circuit de transformée cosinus 13. Il active une requête RQFILT25 en fonction du paramètre de type de macrobloc qu'il a reçu. Le séquenceur 28 fournit au contrôleur mémoire 24 un signal de synchronisation d'image ISYNC qui est actif lorsque sont actifs le signal de fin d'image EOP et le signal de synchronisation verticale VSYNC. Définition Classé sous : Matière. Ti preghiamo di spiegare perché vuoi rifiutare questa voce (traduzione/definizione non accurata, voce già presente...)